Μπακάλης Δημήτριος

Τίτλος:
Επίκουρος Καθηγητής
Τομέας:
Τομέας Ηλεκτρονικής & Υπολογιστών
Γραφείο:
105, 1ος όροφος κτιρίου B' Φυσικής
Διεύθυνση:
Τμήμα Φυσικής, Πανεπιστήμιο Πατρών, 26504, Ρίο, Αχαΐα
Τηλέφωνο:
+30 2610 996796
Email:
bakalis@upatras.gr
Ώρες Διαθεσιμοτητας:
Τρίτη 11πμ-1μμ και Πέμπτη 11πμ-1μμ
Σύντομο Βιογραφικό

Ο Δημήτρης Μπακάλης έχει Δίπλωμα Μηχανικού Ηλεκτρονικών Υπολογιστών και Πληροφορικής, Μεταπτυχιακό Δίπλωμα Ειδίκευσης στην Επιστήμη και Τεχνολογία των Υπολογιστών και Διδακτορικό Δίπλωμα, από το Τμήμα Μηχανικών Η/Υ και Πληροφορικής του Παν/μίου Πατρών. Από το 2004 είναι μέλος ΔΕΠ στο Τμήμα Φυσικής του Παν/μίου Πατρών (σήμερα στη βαθμίδα του Επίκουρου Καθηγητή με γνωστικό αντικείμενο “Ψηφιακά Ηλεκτρονικά Κυκλώματα και Συστήματα”). Έχει δημοσιεύσει περισσότερες από 50 εργασίες σε διεθνή επιστημονικά περιοδικά και συνέδρια. Τα ερευνητικά του ενδιαφέροντα σχετίζονται με τη σχεδίαση και τον έλεγχο ορθής λειτουργίας ψηφιακών κυκλώματων και συστημάτων.

Δημοσιεύσεις
  1. D. Bakalis, X. Kavousianos, H. T. Vergos, D. Nikolos and G. Alexiou, Low Power Built-In Self-Test Schemes for Array and Booth MultipliersVLSI Design: An International Journal of Custom-Chip Design, Simulation and Testing, Gordon and Breach Publishers, vol. 12, no. 3, pp. 431-448, 2001
  2. X. Kavousianos, D. Bakalis, D. Nikolos and S. Tragoudas, A new Built-In TPG for Random Pattern Resistant FaultsIEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), vol. 21, no. 7, pp. 859-866, 2002
  3. D. Bakalis, E. Kalligeros, D. Nikolos, H. T. Vergos and G. Alexiou, On the Design of Low Power BIST for Multipliers with Booth Encoding and Wallace Tree SummationJournal of Systems Architecture (JSA), Elsevier Science, vol. 48, no. 4-5, pp. 125-135, 2002
  4. E. Kalligeros, X. Kavousianos, D. Bakalis and D. Nikolos, On-the-fly Reseeding: A New Reseeding Technique for test-per-clock BISTJournal of Electronic Testing: Theory and Applications (JETTA), Kluwer Academic Publishers, vol. 18, no. 3, pp. 315-332, 2002
  5. D. Bakalis, K. D. Adaos, D. Lymperopoulos, M. Bellos, H. T. Vergos, G. Ph. Alexiou and D. Nikolos, A Core Generator for Arithmetic Cores and Testing Structures with a Network InterfaceJournal of Systems Architecture (JSA), Elsevier Science, vol. 52, no. 1, pp. 1-12, 2006
  6. X. Kavousianos, D. Bakalis and D. Nikolos, Efficient Partial Scan Cell Gating for Low-Power Scan-Based TestingACM Transactions on Design Automation of Electronic Systems (TODAES), vol. 14, no. 2, Article 28, pp. 1-15, 2009
  7. D. Bakalis and H. T. Vergos, Shifter Circuits for {2^n+1, 2^n, 2^n-1} RNSElectronics Letters, IET, vol. 45, no. 1, pp. 27-29, 2009
  8. H. T. Vergos, D. Bakalis and C. Efstathiou, Fast Modulo 2^n+1 Multi-Operand Adders and Residue GeneratorsIntegration, the VLSI Journal, Elsevier, vol. 43, no. 1, pp. 42-48, 2010
  9. H. T. Vergos and D. Bakalis, On Implementing Efficient Modulo 2^n+1 Arithmetic ComponentsJournal of Circuits, Systems and Computers, World Scientific Publishing, vol. 19, no. 5, pp. 911-930, 2010
  10. D. Bakalis, H. T. Vergos and A. Spyrou, Efficient modulo 2^n±1 SquarersIntegration, the VLSI Journal, Elsevier, vol. 44, no. 3, pp. 163-174, 2011
  11. E. Vassalos, D. Bakalis and H. T. Vergos, On the Design of Modulo 2^n±1 Subtractors and Adders/SubtractorsCircuits, Systems and Signal Processing, Springer, vol. 30, no. 6, pp. 1445-1461, 2011
  12. E. Vassalos, D. Bakalis and H. T. Vergos, SUT-RNS Forward and Reverse Convertersin N. Voros, A. Mukherjee, N. Sklavos, K. Masselos, M. Huebner (eds.), VLSI 2010 Annual Symposium: Selected Papers (ISBN: 978-94-007-1488-5), Lecture Notes in Electrical Engineering, vol. 105, chapter 14, pp. 231-244, 2011
  13. Η. T. Vergos and D. Bakalis, Area-Time Efficient Multi-Modulus Adders and their ApplicationsMicroprocessors and Microsystems, Elsevier, vol. 36, no. 5, pp. 409-419, 2012
  14. E. Vassalos and D. Bakalis, CDS-RNS-based Single Constant MultipliersJournal of Signal Processing Systems, Springer, vol. 67, no. 3, pp. 255-268, 2012
  15. E. Vassalos and D. Bakalis, Efficient architectures for modulo 2^n-2 arithmetic unitsInternational Journal of Electronics, Taylor & Francis, vol. 102, no. 12, 2062-2074, 2015
  16. H. T. Vergos, D. Bakalis and A. Anastasiou, Lookahead Architectures for Hamming Distance and Fixed-Threshold Hamming Weight ComparatorsCircuits, Systems and Signal Processing, Springer, vol. 34, no. 4, 1041-1056, 2015
Go to Top